8、FPGA / CPLD设计流程为:原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。
PLC编程软件模拟时可以通过时序图仿真模拟。
点击查看答案
PLC通用编程软件没有模拟仿真的功能。
问答题为什么集成电路设计版图设计需要时序仿真?
单选题关于AltiumDesigner创建原理图仿真设计功能,描述错误的是()。A 每个原理图电路仿真中必须包含至少一个电源仿真模型B 可以支持单张原理图设计的电路仿真C 每个元器件符号均必须自带SPCE仿真模型D 可以支持瞬态特性分析和傅里叶分析
多选题一个完整的PLD设计流程有设计准备、设计输入等四个步骤和()两验证过程。A设计校验(功能仿真和时序仿真)B器件加密C器件老化D器件测试
单选题仿真工程师在规划流程中的职责包括是:()A 场强测试站点选择B 场强测试数据处理分析C 校模D 仿真,包括网络拓扑结构设计及仿真验证等阶段的仿真
问答题简答功能仿真和时序仿真的不同。