问题：EDA缩写的含义为（）...

Monday, June 16, 2025

问题：为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？...

Wednesday, March 12, 2025

问题：简述Verilog HDL编程语言中函数与任务运用有什么特点？...

Sunday, June 29, 2025

问题：请根据以下两条语句的执行，最后变量A中的值是（）。 reg[7：0]A； A=2’hFF；A、8’b0000_0011B、8’h03C、8’b1111_1111D、8’b11111111...

Sunday, May 25, 2025

问题：LPM...

Sunday, June 29, 2025

问题：一个大型的组合电路总延时为100ns，采用流水线将它分为两个较小的组合电路，理论上电路最高工作频率可达（）MHz。...

Sunday, June 29, 2025

问题：进程语句的启动条件是怎样？...

Sunday, May 25, 2025

问题：怎样理解在进程语句中，阻塞语句没有延迟这句话？...

Sunday, June 29, 2025

问题：简述基于数字系统设计流程包括哪些步骤？...

Sunday, May 25, 2025

问题：IEEE 标准的硬件描述语言是 （）和 VHDL。...

Wednesday, April 23, 2025

问题：可编程逻辑器件的优化过程主要是对（）和资源的处理过程。...

Wednesday, April 23, 2025

问题：关于函数的描述下列说法不正确的是（）A、函数定义中不能包含任何时序控制语句；B、函数至少有一个输入，包含任何输出或双向端口；C、函数只返回一个数据，其缺省为reg类型；D、函数不能调用任务，但任务可以调用函数。...

Sunday, June 29, 2025

问题：Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）A、supplyB、strongC、pullD、weak...

Saturday, April 5, 2025

问题：完整的条件语句将产生（）电路，不完整的条件语句将产生（）电路。...

Sunday, June 29, 2025

问题：Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。...

Wednesday, March 12, 2025

问题：状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。...

Wednesday, March 12, 2025

问题：Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（）A、supplyB、strongC、pullD、weak...

Saturday, April 5, 2025

问题：怎样理解在进程语句中，阻塞语句没有延迟这句话？...

Sunday, May 25, 2025

问题：Verilog HDL语言进行电路设计方法有哪几种？...

Sunday, June 29, 2025

问题：有限状态机分为（）和Mealy两种类型。...

Sunday, May 25, 2025