问题：Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。...

Wednesday, March 12, 2025

问题：P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）A、input P[3:0],Q,R;B、input P,Q,R[3:0];C、input P[3:0],Q[3:0],R[3:0];D、input [3:0] P,[3:0]Q,[0:3]R;E、input [3:0] P,Q,R;...

Wednesday, April 23, 2025

问题：在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。...

Sunday, May 25, 2025

问题：状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。...

Tuesday, July 8, 2025

问题：子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化（）。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法A、①③⑤B、②③④C、②⑤⑥D、①④⑥...

Monday, July 28, 2025

问题：下列数组描述中不正确的代码是（）。A、integer cou [7:0] ;B、reg bool [16:0] ;C、integer mat [4:0][0:127] ;D、reg [8*8:1] carray_value;...

Tuesday, July 8, 2025

问题：随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于（）设计当中。...

Sunday, June 29, 2025

问题：状态机常用状态编码有（）。...

Tuesday, July 8, 2025

问题：已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（）...

Sunday, June 29, 2025

问题：随着EDA技术的不断完善与成熟，自顶向下的设计方法更多的被应用于（）设计当中。...

Sunday, June 29, 2025

问题：目前国际上较大的PLD器件制造公司有（）和（）公司。...

Monday, July 28, 2025

问题：为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？...

Monday, July 28, 2025

问题：在高速系统设计中，下列哪种优化方案的目的不是为了提高系统的工作频率（）A、流水线B、树型结构C、迟置信号后移D、资源共享...

Monday, July 28, 2025

问题：IP...

Sunday, June 29, 2025

问题：LPM...

Tuesday, July 8, 2025

问题：下列描述代码可综合的是（）A、fork…joinB、assign/deassignC、if…else和caseD、repeat和forever...

Tuesday, July 8, 2025

问题：块语句有两种，一种是begin-end语句，通常用来标志（）执行的语句；一种是fork-join语句，通常用来标志（）执行的语句。...

Monday, June 16, 2025

问题：简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM的三段式描述风格中，三段分别描述什么？...

Tuesday, July 8, 2025

问题：在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？...

Wednesday, December 18, 2024

问题：P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）A、input P[3:0],Q,R;B、input P,Q,R[3:0];C、input P[3:0],Q[3:0],R[3:0];D、input [3:0] P,[3:0]Q,[0:3]R;E、input [3:0] P,Q,R;...

Monday, July 28, 2025